LAPORAN TUGAS BESAR
PROJECT-BASED LEARNING

Mata Kuliah: Aplikasi Sistem Digital

Matrix Keypad Scanner

Program Studi S1 Teknik Komputer
Fakultas Teknik Elektro
Universitas Telkom
Tahun Akademik 2026

Disusun oleh:

Gilang Surya Persada	101032300070	FIFO Queue
Cheyza Amanda Syafira	101032300081	Row Driver
Najwan Muhammad F	101032300097	Key Encoder
Fakhri Fadhlurrahman	101032300103	Top Level Module, Debounce, Clock Divider, Positive Edge Detection
Monica Febyana	101032330068	Column Reader

-

ABSTRAK

Dalam perancangan sistem digital interaktif, antarmuka input yang andal merupakan komponen vital untuk menjamin interaksi manusia-komputer yang presisi. Proyek ini bertujuan merancang modul *Matrix Keypad Scanner* 4x4 yang mampu mengeliminasi gangguan mekanik (*bouncing*) dan menjamin integritas data input secara *real-time*. Perancangan menggunakan bahasa deskripsi perangkat keras Verilog HDL dengan arsitektur modular yang memisahkan jalur data (*datapath*) dan unit kendali. Logika utama sistem diatur oleh *Finite State Machine* (FSM) yang mengorkestrasi pemindaian baris secara siklis, sinkronisasi input kolom, serta manajemen antrian data. Fitur unggulan desain mencakup algoritma *debouncing* berbasis *timer* yang terkalibrasi untuk *clock* 50 MHz, konversi koordinat matriks ke format ASCII melalui *Key Encoder*, dan implementasi *First-In-First-Out* (FIFO) sebagai penyangga untuk mencegah *data loss* saat penekanan tombol berurutan. Verifikasi fungsional dilakukan pada platform FPGA Terasic DE1-SoC (Cyclone V) melalui sintesis menggunakan perangkat lunak Intel Quartus Prime. Selain implementasi pada FPGA, proyek ini juga melakukan eksplorasi aliran desain fisik (*physical design flow*) menggunakan rantai alat *open-source* Qflow untuk menghasilkan tata letak GDSII sebagai simulasi implementasi pada level ASIC. Hasil pengujian menunjukkan sistem beroperasi stabil dengan latensi pemindaian yang efisien, di mana sinyal gangguan berhasil diredam dan data karakter terekam akurat dalam memori penyangga.

Kata Kunci: *FSM, FPGA, GDSII, Matrix Keypad Scanner, Verilog HDL*

1. THEORY

1.1 Dasar Teori

Sistem digital merupakan fondasi utama teknologi komputasi modern yang beroperasi menggunakan sinyal diskrit dalam representasi logika biner. Dalam implementasi perangkat keras, desain sistem digital sering kali direalisasikan menggunakan *Field Programmable Gate Array* (FPGA) karena fleksibilitasnya dalam konfigurasi ulang arsitektur logika secara paralel. Pada proyek ini, platform yang digunakan adalah Terasic DE1-SoC yang berbasis pada arsitektur Intel (Altera) Cyclone V. Selain implementasi pada level *Register Transfer Level* (RTL), perancangan sistem digital juga mencakup aliran desain fisik (*physical design flow*) untuk memetakan logika ke dalam tata letak geometris standar (*GDSII*) menggunakan perangkat lunak seperti Qflow, yang mensimulasikan proses fabrikasi *Application-Specific Integrated Circuit* (ASIC).

Mekanisme input antarmuka pengguna diimplementasikan menggunakan arsitektur *Matrix Keypad* 4x4. Metode ini bekerja dengan prinsip *scanning* (pemindaian) baris secara sekuensial dan pembacaan status kolom untuk mengidentifikasi koordinat penekanan tombol. Tantangan utama dalam antarmuka mekanik adalah fenomena *contact bounce*, di mana terjadi fluktuasi sinyal transien saat kontak logam bersentuhan. Untuk mengatasi hal ini, diterapkan modul *debounce filter* berbasis 2 D Flip-Flop, memastikan sinyal hanya

dianggap valid setelah stabil dalam satu periode clock. Sinyal yang telah stabil kemudian diterjemahkan oleh *Key Encoder* menjadi format standar ASCII agar dapat diproses lebih lanjut oleh unit pemroses data.

Pengendalian alur data dan sinkronisasi antar modul diatur oleh *Finite State Machine* (FSM). FSM bertindak sebagai unit kendali pusat yang mengorkestrasi transisi keadaan mulai dari kondisi *idle*, pemindaian, deteksi penekanan, hingga penyimpanan data. Untuk menjamin integritas data saat terjadi penekanan tombol beruntun dengan kecepatan tinggi, digunakan struktur memori *First-In-First-Out* (FIFO) sebagai penyangga (*buffer*). Implementasi ini memastikan bahwa setiap karakter yang dimasukkan pengguna dapat antre dan diambil secara berurutan tanpa risiko *data loss*. Seluruh rancangan ini disintesis menggunakan perangkat lunak Intel Quartus Prime untuk verifikasi fungsional pada FPGA, serta divalidasi tata letaknya menggunakan Qflow.

1.2 Algorithm

Algoritma kerja sistem dirancang berdasarkan FSM yang beroperasi secara siklis dengan tahapan sebagai berikut:

1. System Reset & Setup: Saat sinyal *reset* diaktifkan (atau saat *power-up*), sistem melakukan pengosongan register internal, *reset pointer* pada memori FIFO, dan pengaturan awal *state machine* ke kondisi IDLE. Sinyal *clock* referensi 50 MHz dari osilator Terasic DE1-SoC mulai dijalankan untuk menggerakkan pencacah (*counter*) internal.
2. Row Scanning Sequence: Sistem memasuki fase SCAN di mana *row driver* mengaktifkan jalur baris (Row 0 hingga Row 3) secara bergantian dengan logika *active low*. Pada setiap perpindahan baris, modul *column reader* memantau status jalur kolom. Jika salah satu kolom terdeteksi bernilai rendah (low), FSM menghentikan proses *scanning* dan mengunci koordinat (Baris, Kolom) saat ini, lalu beralih ke fase validasi.
3. Debouncing Process: Untuk mengeliminasi *noise* mekanik, sistem menunggu selama durasi waktu tertentu (misalnya 10-20 ms) menggunakan *timer counter*. Jika setelah durasi tersebut sinyal kolom masih terdeteksi rendah, input dianggap valid (*pressed confirmed*). Sebaliknya, jika sinyal kembali tinggi sebelum waktu habis, sistem menganggapnya sebagai gangguan (*glitch*) dan kembali ke fase pemindaian.
4. Encoding & FIFO Write: Koordinat tombol yang telah tervalidasi diterjemahkan oleh *Look-Up Table* (LUT) pada modul *Key Encoder* menjadi kode heksadesimal atau ASCII yang sesuai. Data ini kemudian ditulis (*write*) ke dalam antrean FIFO, yang akan menaikkan status *flag* fifo_full atau menurunkan fifo_empty, menandakan data siap diambil oleh prosesor atau modul lain.
5. Key Release & Recovery: Sistem menahan status pada kondisi WAIT_RELEASE dan terus memantau jalur kolom hingga kembali ke logika tinggi (tombol dilepas). Langkah ini krusial untuk mencegah pembacaan ganda (*double typing*) pada satu

kali penekanan. Setelah tombol dilepas, FSM kembali ke fase SCAN untuk mendeteksi input selanjutnya.

2. DESIGN

2.1 System Architecture



Gambar 2.1 System Architecture 1

Gambar 2.1 dijelaskan bahwa matrix keypad scanner ini terdiri dari Sub-sistem utama terdiri dari enam blok: **Row Driver**, **Column Reader**, **Debounce Filter**, **Key Encoder**, **FIFO Queue**, dan **Control FSM**. **Row Driver** berfungsi untuk mengaktifkan baris keypad secara bergantian agar dapat membaca sebuah input dari matrix, Sementara column berfungsi untuk mengetahui kolom dan baris mana yang terhubung saat di tekan, Lalu akan diteruskan ke debounce filter untuk menghilangkan efek debouncing agar tombol stabil saat di tekan, Setelah input stabil maka akan dilakukan Encoding yang dimana untuk merubah dari kombinasi baris kolom menjadi kode digital ASCII yang kemudian di simpan di FIFO Queue agar diproses secara berurutan.



Gambar 2.2 System Architecture 2

Gambar 2.2 merepresentasikan skema *Register Transfer Level* (RTL) hasil sintesis dari kode Verilog yang telah dirancang. Diagram ini memperlihatkan hierarki *top-level* sistem di mana modul-modul fungsional diinstansiasi dan saling terhubung melalui jalur sinyal internal. Sistem bekerja secara sinkron dengan sinyal referensi CLK_50 yang didistribusikan ke seluruh subsistem. Terlihat pada jalur RESET_IN, terdapat gerbang logika inverter ($not) yang mengindikasikan bahwa sistem dirancang untuk menangani polaritas reset eksternal (misalnya *active low* menjadi *active high* internal). Arsitektur ini terdiri dari beberapa blok utama: row_driver yang bertugas membangkitkan sinyal pindai baris, dan column_reader yang menangkap respons dari kolom keypad. Sinyal mentah kemudian diproses secara berurutan oleh debounce untuk penstabilan dan pos_edge_det untuk mendeteksi transisi sinyal tekan. Aliran data berakhir pada modul key_encoder yang menerjemahkan koordinat matriks menjadi data biner, yang selanjutnya disimpan ke dalam memori penyangga melalui modul fifo_queue. Struktur interkoneksi ini memvalidasi bahwa seluruh sub-modul telah terintegrasi dengan benar dalam satu entitas desain yang utuh.

2.2 Block System Description

Sistem Matrix Keypad Scanner ini dirancang menggunakan pendekatan modular berbasis Verilog HDL. Arsitektur sistem terdiri dari unit kendali waktu, antarmuka fisik (*physical interface*), pemrosesan sinyal digital, dan unit memori penyangga. Modul utama pada proyek ini adalah matriks scanner yang berfungsi sebagai entitas utama yang mengintegrasikan seluruh sub-modul. Modul ini mengatur interkoneksi sinyal antara *clock divider*, *row driver*, *column reader*, dan memori FIFO. Pada level ini, parameter DIVISOR

ditetapkan sebesar 500.000 untuk konfigurasi kecepatan *clock* sistem. Sinyal reset eksternal (RESET_IN) diinversi menjadi sinyal aktif tinggi (RESET) untuk mendistribusikan logika reset ke seluruh sub-modul.

A. Key Encoder

Sub-sistem Keypad Encoder & Display Controller berfungsi untuk membaca input dari keypad 4x4, mengubah kombinasi baris dan kolom menjadi kode digital (ASCII), dan menampilkan hasil input tersebut pada modul tampilan, Input utama dari sub-sistem ini adalah sinyal baris dan kolom dari keypad (row[1:0] dan col[3:0]) yang mana pada bagian row membaca 2 bit dan bagian col membaca input 4 bit

Tabel 2.1 Key Encoder

COL	Biner	ROW	Biner
1	1110	1	00
2	1101	2	01
3	1011	3	10
4	0111	4	11

Pada desain Matrix Keypad, rangkaian kombinasional terdiri dari rangkaian logika langsung berdasarkan input saat itu, tanpa memerlukan elemen penyimpanan seperti Register/flip-flop. Modul kami yang menerapkan sistem rangkaian kombinasional adalah key_encoder.v dan bagian decoder pada row_driver.v. Fungsi subsistem rangkaian kombinasional dari setiap modul adalah:

1. Pengkodean Karakter (Encoding): Modul key_encoder berfungsi sebagai *Look-Up Table* (LUT) yang memetakan sinyal input 6-bit (gabungan 2-bit indeks baris dan 4-bit data kolom) menjadi kode ASCII 8-bit. Logika case digunakan untuk menentukan output heksadesimal spesifik (misalnya 0x31 untuk tombol '1') berdasarkan koordinat tombol yang ditekan .
2. Pengalamatan Baris (Decoding): Pada row_driver, logika kombinasional digunakan untuk menerjemahkan nilai counter 2-bit menjadi pola sinyal 4-bit *Active Low* untuk mengaktifkan baris keypad secara spesifik.

B. Rangkaian Sekuensial

Subsistem ini merupakan rangkaian yang bekerja berdasarkan sinyal detak (*clock*) dan memiliki elemen memori internal (Flip-Flop) untuk menyimpan *state* sementara. Ini adalah subsistem yang mengatur timing sistem. Modul utama untuk rangkaian sekuensial dalam proyek kami adalah clock_divider.v, row_driver.v (counter), column_reader.v, debounce.v, dan pos_edge_det.v. Fungsi dari subsistem rangkaian sekuensial ini sendiri:

1. Modul clock_divider mencacah *clock* sistem 50 MHz menggunakan register counter 28-bit hingga mencapai nilai divisor (500.000) untuk menghasilkan *enable signal* 100 Hz sebagai manajemen waktu.
2. Bagian sekuensial dari row_driver berfungsi menaikkan indeks baris (ROW_IDX) secara siklis setiap siklus clock untuk melakukan *scanning* berulang.
3. Modul column_reader dan debounce menggunakan *shift register* (sync_0, sync_1, col_sync) untuk menyinkronkan input asinkron dari keypad dan menghilangkan *noise* mekanik (*debouncing*) sebelum data diproses lebih lanjut.
4. Modul pos_edge_det membandingkan sinyal saat ini dengan sinyal siklus sebelumnya (sig_dly) untuk menghasilkan satu pulsa kendali (WR_EN) saat tombol ditekan.

C. Subsistem Memori (FIFO Queue)

Subsistem memori pada sistem Matrix Keypad Scanner direalisasikan menggunakan FIFO (First In First Out) Queue pada modul fifo_queue.v. FIFO berfungsi sebagai tempat penyimpanan sementara bagi data tombol yang sudah melewati proses validasi dan debouncing. Dengan adanya FIFO, sistem dapat mencegah kehilangan data saat tombol ditekan secara cepat atau berturut-turut, karena setiap input akan disimpan dan diproses secara berurutan. Mekanisme FIFO juga memastikan bahwa urutan data yang keluar sama dengan urutan waktu penekanan tombol, sehingga informasi yang diterima sistem tetap konsisten dan sesuai dengan masukan pengguna. Subsistem ini berfungsi sebagai penyangga data (*buffer*) untuk menjembatani perbedaan kecepatan antara proses *scanning* keypad dan pembacaan oleh unit pemroses eksternal.

2.3 FSM Design



Gambar 2.3 FSM Design

Gambar 2.2 ini merepresentasikan algoritma kontrol utama pada sistem Matrix Keypad Scanner yang mengatur transisi antara mode pemindaian, stabilisasi sinyal, dan penyimpanan data. Sistem bermula dari kondisi Idle sebelum memasuki siklus pemindaian baris secara berurutan, mulai dari Scan Row 1 hingga Scan Row 4. Pada setiap state pemindaian, sistem memeriksa status input kolom (col); jika logika kolom bernilai nol (tidak ada input), kontrol akan berpindah ke baris berikutnya pada siklus *clock* selanjutnya. Apabila penekanan tombol terdeteksi (col != 0), FSM melakukan interupsi pada siklus *scanning* dan beralih ke state Debounce untuk memverifikasi kestabilan sinyal mekanik. Sistem akan tertahan pada state ini hingga indikator *debounce* terpenuhi (sinyal stabil). Setelah validasi selesai, sistem bertransisi ke state Encode & Queue, di mana koordinat tombol diterjemahkan menjadi kode ASCII oleh *encoder* dan disimpan ke dalam memori FIFO. Setelah data berhasil diamankan (key saved), kontrol sistem dikembalikan ke state pemindaian baris berikutnya (next_row) untuk melanjutkan siklus monitoring secara kontinu.

3. IMPLEMENTATION

3.1 Verilog HDL Implementation

Sistem ini diimplementasikan menggunakan bahasa deskripsi perangkat keras (HDL) Verilog dengan pendekatan modular. Modul utama, matrix_scanner, berfungsi sebagai *top-level entity* yang mengintegrasikan manajemen waktu (*clock management*), pemindaian fisik keypad, pemrosesan sinyal, dan penyangga data (*data buffering*). Secara garis besar, sistem beroperasi pada *clock domain* 100MHz yang diturunkan dari *master clock* 50MHz untuk menjamin stabilitas pembacaan saklar mekanik. Sistem terdiri dari beberapa unit fungsional sebagai berikut:

1. Manajemen Waktu (clock_divider)
   Modul ini berfungsi menurunkan frekuensi system clock 50 MHz menjadi 100Hz menggunakan parameter divisor sebesar 500.0001. Frekuensi 100Hz dipilih untuk memberikan interval waktu 10ms antar siklus, yang cukup lambat untuk mengakomodasi karakteristik mekanis keypad dan meminimalisir efek contact bounce.

2. Penggerak Baris (row_driver)
   Unit ini bertanggung jawab melakukan scanning baris secara sekuensial. Modul menggunakan counter 2-bit (ROW_IDX) untuk menentukan baris aktif dan dekoder untuk menghasilkan keluaran Active Low
   - Logika *output* memberikan logika 0 pada baris yang aktif dan 1 pada baris lainnya (contoh: baris ke-0 aktif menghasilkan 4'b1110).
   - Perpindahan baris terjadi pada setiap *rising edge* dari clock 100Hz.

3. Pembaca Kolom (column_reader)
   Modul ini menangkap sinyal masukan dari kolom keypad. Fitur utamanya meliputi:
   a. Sinkronisasi Sinyal: Menggunakan teknik *double-buffering* (col_sync_1 dan col_sync_2) untuk mencegah *metastability* saat sinyal asinkron keypad memasuki sistem.
   b. Deteksi Penekanan: Sinyal key_pressed akan aktif (High) apabila data kolom yang terbaca tidak bernilai 1111 (menandakan ada tombol yang ditekan).

4. Encoder Karakter (key_encoder)
   Unit logika kombinasional yang menerjemahkan pasangan koordinat baris (row) dan kolom (col) menjadi kode ASCII 8-bit. Pemetaan dilakukan menggunakan struktur case yang mencakup 16 kemungkinan kombinasi tombol, mulai dari karakter '0'-'9', 'A'-'D', '*', dan '#'.

5. Penstabil Sinyal (debounce & pos_edge_det)
   Untuk menjamin integritas data, sinyal key_pressed diproses melalui dua tahap:
   a. Debouncing: Menggunakan *shift register* sederhana yang digerakkan oleh clock 100Hz untuk memfilter *noise* transien.

b. Positive Edge Detection: Mendeteksi transisi dari logika 0 ke 1 (penekanan awal) dan menghasilkan satu pulsa (pulse_out) berdurasi satu siklus clock. Pulsa ini digunakan sebagai sinyal *Write Enable* (WR_EN) untuk FIFO.

6. Penyangga Data (fifo_queue)
   Modul FIFO (First-In First-Out) digunakan untuk menyimpan data karakter sementara, memungkinkan proses pembacaan data oleh sistem eksternal (CPU/Microcontroller) dilakukan secara asinkron tanpa kehilangan data penekanan tombol cepat.
   a. Kapasitas: Memori diset dengan kedalaman 16 byte (FIFO_DEPTH = 16).
   b. Mekanisme: Menggunakan *write pointer* (ptr_wr) dan *read pointer* (ptr_rd) untuk mengatur aliran data. Status FIFO_FULL dan FIFO_EMPTY dihasilkan dari perbandingan kedua pointer tersebut untuk mencegah *overflow* atau *underflow*.

3.2 Testbench

Simulasi dilakukan dengan rangkaian langkah stimulus sebagai berikut:

1. Konfigurasi Awal: Membangkitkan sinyal CLK_50 dengan frekuensi 50 MHz dan mengatur parameter DIVISOR menjadi 50 untuk mempercepat validasi *counter* internal.
2. Reset Sistem: Memberikan sinyal RESET logika '0' selama 100 ns awal untuk memastikan seluruh *register* dan *State Machine* berada pada kondisi awal yang diketahui.
3. Simulasi Input Tombol (Write Sequence):
   - Sistem menunggu hingga *scanner* mengaktifkan baris ke-2 (row_out = 1101).
   - Sinyal col_in diberi nilai 1101 (merepresentasikan penekanan tombol pada kolom ke-2) selama 5 µs untuk memenuhi syarat *debouncing*.
   - Proses diulang untuk tombol kedua pada posisi baris ke-1 (row_out = 1110) dan kolom ke-4 (col_in = 0111) dengan durasi yang sama.
4. Verifikasi Output (Read Sequence):
   - Memeriksa status fifo_empty setelah urutan penekanan selesai.
   - Mengaktifkan sinyal fifo_rd (logika '1') secara berkala untuk membaca data ASCII yang telah tersimpan dalam FIFO dan memverifikasi kesesuaian data keluaran data_out.

```
`timescale 1ns / 1ps

module matrix_scanner_tb();

    reg CLK_50;
    reg RESET;
    reg [3:0] col_in;
```

```
reg fifo_rd;

wire [3:0] row_out;
wire [7:0] data_out;
wire fifo_full;
wire fifo_empty;
   wire press;
   wire debounce;
   wire pulse;
   wire [7:0] ascii;
   wire clk;

matrix_scanner #(.DIVISOR(50)) dut (
    .CLK_50(CLK_50),
    .RESET_IN(RESET),
    .col_in(col_in),
    .row_out(row_out),
    .fifo_rd(fifo_rd),
    .data_out(data_out),
    .fifo_full(fifo_full),
    .fifo_empty(fifo_empty),
          .key_pressed(press),
          .debounce_out(debounce),
          .pulse_out(pulse),
          .encode_ascii(ascii),
          .clk_100(clk)
);

always #10 CLK_50 = ~CLK_50;

initial begin
    CLK_50 = 0;
    RESET = 0;
    col_in = 4'b1111;
    fifo_rd = 0;

    #100;
    RESET = 1;
    #100;

    wait(row_out == 4'b1101);
    col_in = 4'b1101;
    #5000;
    col_in = 4'b1111;
    #1000;

    wait(row_out == 4'b1110);
    col_in = 4'b0111;
    #5000;
    col_in = 4'b1111;
```

```
        #1000;

        #1000;
        if (!fifo_empty) begin
            fifo_rd = 1;
            #100;
            fifo_rd = 0;
        end

        #1000;
        if (!fifo_empty) begin
            fifo_rd = 1;
            #100;
            fifo_rd = 0;
        end

        #1000;
        $stop;
    end

endmodule
```

3.3 Simulation (Waveform Analysis)



Gambar 3.1 Waveform Analysis

Analisis gelombang (waveform) dilakukan untuk memverifikasi kebenaran proses scanning pada keypad matriks 4×4. Simulasi ini bertujuan memastikan bahwa proses scanning baris, pembacaan kolom, debouncing, serta pembangkitan kode tombol (keycode) berjalan sesuai dengan spesifikasi sistem digital yang dirancang.

Pada awal simulasi, sinyal RESET diaktifkan untuk menginisialisasi seluruh register dan logika internal sistem ke kondisi awal. Selama reset aktif, keluaran sistem berada pada kondisi default, di mana row_out belum melakukan scanning dan key_code bernilai nol. Setelah reset dinonaktifkan, sistem bekerja secara sinkron terhadap sinyal clock CLK_50 yang stabil. Proses scanning baris diamati melalui sinyal row_out[3:0] yang menunjukkan pola aktif-low 1110, 1101, 1011, dan 0111 secara berurutan dan periodik. Pola ini menandakan bahwa hanya satu baris keypad yang aktif pada satu waktu, sehingga modul row driver berhasil menjalankan mekanisme scanning baris secara konsisten sesuai prinsip kerja keypad matriks 4×4.

Saat tidak ada tombol yang ditekan, sinyal col_in berada pada kondisi logika tinggi (1). Ketika tombol ditekan, salah satu bit col_in berubah menjadi logika rendah (0) hanya

pada saat baris terkait aktif. Perubahan ini selalu berkorespondensi dengan row_out, sehingga posisi tombol dapat ditentukan secara akurat tanpa terjadi ghosting. Fluktuasi singkat pada sinyal col_in akibat bouncing mekanik berhasil diatasi oleh modul debouncing. Setelah sinyal stabil selama beberapa siklus clock, sistem menghasilkan satu pulsa pada sinyal pulse dan mengaktifkan key_valid, memastikan setiap penekanan tombol hanya terdeteksi satu kali.

Hasil encoding ditunjukkan oleh sinyal key_code[3:0] yang menghasilkan nilai sesuai tombol yang ditekan, seperti 2, 5, 8, 0, serta A, B, dan C. Perubahan key_code hanya terjadi saat key_valid aktif, sehingga tidak terdapat keluaran yang tidak valid. Secara keseluruhan, hasil simulasi waveform menunjukkan bahwa sistem Matrix Keypad Scanner 4×4 bekerja dengan baik dan terintegrasi secara sinkron. Seluruh modul utama, yaitu row driver, pembacaan kolom, debouncing, dan encoder, telah tervalidasi melalui simulasi dan siap diimplementasikan pada perangkat keras FPGA.

3.4 Implementation Level 1 (FPGA)



Gambar 3.1 RTL Viewer

Verifikasi desain pada tingkat perangkat keras dilakukan dengan menganalisis hasil sintesis yang digenerasi oleh perangkat lunak Intel Quartus Prime, yang direpresentasikan dalam dua tingkat abstraksi visual: *RTL Viewer* dan *Technology Map Viewer*. Pada tingkat arsitektur *top-level* (Gambar 3.1), *RTL Viewer* memvalidasi hierarki modular dan aliran data (*datapath*) sistem secara global. Diagram ini mengonfirmasi bahwa seluruh entitas desain,

mulai dari *column_reader* sebagai antarmuka input hingga *fifo_queue* sebagai penyangga output, telah terinterkoneksi dengan benar tanpa adanya sinyal terputus (*floating*). Distribusi sinyal global seperti CLK_50 dan RESET_IN terlihat terhubung secara paralel ke seluruh subsistem, memastikan sinkronisasi sistem berjalan pada satu domain waktu yang seragam, sementara sinyal data mengalir secara sekuensial melewati tahap *conditioning* di blok *debounce* dan *edge_detection* sebelum dikodekan oleh *key_encoder*.



Gambar 3.2 Detail RTL Viewer

Analisis lebih mendalam pada tingkat gerbang logika ditunjukkan oleh Gambar 3.2, yang memvisualisasikan bagaimana kode Verilog diterjemahkan menjadi komponen primitif FPGA seperti *Look-Up Tables* (LUT), *Registers*, dan *Multiplexers*. Visualisasi ini memperlihatkan struktur internal dari setiap modul, memvalidasi bahwa logika desain telah berhasil diimplementasikan menggunakan sumber daya fisik yang tersedia pada chip Cyclone V. Sebagai contoh, modul *pos_edge_det* terbukti diimplementasikan menggunakan kombinasi *register* (Flip-Flop) dan gerbang AND untuk membandingkan sinyal saat ini dengan sinyal sebelumnya. Selain itu, logika aritmatika pada *clock_divider* dan manajemen *pointer* pada *fifo_queue* terlihat dipetakan menggunakan rangkaian *Adder* dan komparator, sedangkan logika penerjemahan pada *key_encoder* direalisasikan melalui jaringan *Multiplexer*. Kombinasi kedua diagram ini membuktikan bahwa desain tidak hanya valid secara fungsional dalam simulasi, tetapi juga *synthesizable* dan siap diimplementasikan pada perangkat keras Terasic DE1-SoC.

Analysis & Synthesis Resource Utilization by Entity

<<Filter>>

	Compilation Hierarchy Node	Combinational ALUTs	Dedicated Logic Registers	Block Memory Bits	DSP Blocks	Pins	Virtual Pins	Full Hierarchy Name
1	|matrix_scanner	93 (0)	82 (0)	112	0	33	0	|matrix_scanner
1	|clock_divider:clk_div|	39 (39)	29 (29)	0	0	0	0	|matrix_scanner|clock_divider:clk_div
2	|column_reader:col_read|	5 (5)	13 (13)	0	0	0	0	|matrix_scanner|column_reader:col_rea
3	|debounce:debounce|	0 (0)	3 (3)	0	0	0	0	|matrix_scanner|debounce:debounce
4	|fifo_queue:fifo|	35 (35)	34 (34)	112	0	0	0	|matrix_scanner|fifo_queue:fifo
1	|altsyncram:mem_arr_rtl_0|	0 (0)	0 (0)	112	0	0	0	|matrix_scanner|fifo_queu...|altsyncram
1	|altsyncram_jvj1:auto_generated|	0 (0)	0 (0)	112	0	0	0	|matrix_scanner|fifo_queu...ncram_jvj1:
5	|key_encoder:key_enc|	7 (7)	0 (0)	0	0	0	0	|matrix_scanner|key_encoder:key_enc
6	|pos_edge_det:pulse|	1 (1)	1 (1)	0	0	0	0	|matrix_scanner|pos_edge_det:pulse
7	|row_driver:row_drv|	6 (6)	2 (2)	0	0	0	0	|matrix_scanner|row_driver:row_drv

Gambar 3.3 Quartus Synthesis Resource Utilization

Gambar 3.3 menyajikan laporan *Resource Utilization by Entity* yang dihasilkan setelah proses sintesis pada Intel Quartus Prime. Tabel ini merincikan konsumsi sumber daya logika untuk setiap modul dalam hierarki desain. Secara keseluruhan, modul *top-level* matrix_scanner hanya menggunakan 93 *Combinational ALUTs* (Adaptive Look-Up Tables) dan 82 *Dedicated Logic Registers*. Jumlah ini sangat kecil dibandingkan kapasitas total FPGA Cyclone V pada board Terasic DE1-SoC, yang mengindikasikan bahwa desain sangat efisien dan menyisakan banyak ruang untuk pengembangan fitur lain.

Berdasarkan distribusi per modul, terlihat bahwa sub-modul clock_divider mengkonsumsi sumber daya logika terbesar (39 ALUTs dan 29 Registers). Hal ini wajar karena modul ini melakukan operasi aritmatika pencacahan (*counter*) secara terus-menerus untuk membagi frekuensi 50 MHz menjadi frekuensi rendah. Sementara itu, modul fifo_queue tercatat sebagai satu-satunya entitas yang menggunakan Block Memory Bits (112 bit). Penggunaan memori ini mengonfirmasi bahwa buffer FIFO telah diimplementasikan menggunakan blok RAM internal (BRAM) FPGA, bukan sekadar register logika, yang efisien untuk penyimpanan data antrean. Di sisi lain, modul key_encoder hanya menggunakan 7 ALUTs tanpa register (0), yang memvalidasi bahwa modul tersebut murni bekerja sebagai rangkaian kombinasional (Look-Up Table) tanpa elemen memori sekuensial.

Multicorner Timing Analysis Summary

<<Filter>>

	Clock	Setup	Hold	Recovery	Removal	Minimum Pulse Width
1	Worst-case Slack	15.152	0.192	N/A	N/A	9.033
1	CLK_50	15.152	0.192	N/A	N/A	9.033
2	Design-wide TNS	0.0	0.0	0.0	0.0	0.0
1	CLK_50	0.000	0.000	N/A	N/A	0.000

Gambar 3.4 Quartus Timing Analysis

Gambar 3.4 menyajikan ringkasan analisis pewaktuan (*Multicorner Timing Analysis*) yang dilakukan pada kondisi sudut terburuk (*worst-case corner*), yaitu pada tegangan rendah 1100mV dan suhu tinggi 85°C. Hasil menunjukkan bahwa desain memenuhi seluruh persyaratan pewaktuan, ditandai dengan nilai *Total Negative Slack* (TNS) sebesar 0.0 pada seluruh parameter. Parameter paling kritis, yaitu *Worst-case Setup Slack* untuk domain CLK_50, tercatat sebesar 15.152 ns. Nilai positif yang besar ini mengindikasikan bahwa sinyal data tiba di register tujuan jauh lebih cepat daripada batas waktu yang ditentukan

oleh periode *clock* 50 MHz (20 ns), memberikan margin keamanan (*safety margin*) yang sangat lebar. Selain itu, nilai *Hold Slack* positif sebesar 0.192 ns menunjukkan bahwa data tetap stabil cukup lama setelah tepi *clock* aktif, mencegah terjadinya pelanggaran data (*race condition*). Berdasarkan analisis jalur terpanjang (*critical path*), sistem diprediksi mampu beroperasi hingga frekuensi maksimum F max sebesar 206.27 MHz. Mengingat sistem dioperasikan pada frekuensi 50 MHz, desain ini memiliki ruang *headroom* performa yang signifikan dan dijamin beroperasi stabil tanpa risiko *timing violation*.

3.5 Qflow / GDS Implementation (ASIC)



Visualisasi layout fisik yang dihasilkan melalui alur desain Qflow dengan teknologi *osu35_redm4* merepresentasikan implementasi akhir modul setelah tahapan *placement* dan *routing*. Berdasarkan analisis area, log *placement* menunjukkan efisiensi ruang yang maksimal di mana *Total Cell Area* dan *Total Core Area* memiliki nilai identik sebesar 2.42×10^9 unit. Kesamaan nilai antara area sel dan area inti ini mengindikasikan tingkat utilisasi (*utilization rate*) yang sangat tinggi, yang berarti hampir seluruh area silicon yang dialokasikan terpakai efektif oleh gerbang logika tanpa ruang kosong yang signifikan.

Dari perspektif timing, desain menunjukkan performa yang robust dan konsisten. Analisis awal (*Pre-layout STA*) mengestimasi frekuensi kerja maksimum mencapai 315.463 MHz. Setelah memperhitungkan efek parasitik dari interkoneksi fisik (*Post-layout STA*), frekuensi operasional tercatat stabil di angka 312.794 MHz. Penurunan performa yang sangat minim (hanya sekitar 0.85%) pasca-routing ini membuktikan bahwa meskipun

layout terlihat padat secara visual, efek kapasitansi dan resistansi parasitik (RC) pada jalur interkoneksi telah terkelola dengan baik dan tidak mendegradasi integritas sinyal secara signifikan.

4. RESULTS AND ANALYSIS

Hasil simulasi menunjukkan bahwa sistem Matrix Keypad Scanner 4×4 bekerja sesuai dengan spesifikasi yang dirancang. Pemindaian baris dilakukan secara aktif-low dan bergantian, pembacaan kolom terdeteksi akurat sesuai baris aktif, dan proses debouncing berhasil menghilangkan efek bouncing sehingga setiap penekanan tombol hanya menghasilkan satu pulsa valid. Data tombol kemudian dikodekan ke ASCII melalui encoder dan disimpan pada FIFO tanpa kehilangan data, sehingga alur kerja sistem dari input keypad hingga penyimpanan data berjalan sinkron dan stabil.

Dilihat dari kompleksitas datapath, aliran data bergerak secara berurutan melalui row driver, column reader, debounce, encoder, hingga FIFO. Modul encoder dan decoder menggunakan rangkaian kombinasional sehingga kompleksitasnya rendah, sementara modul sekuensial seperti clock divider, counter baris, debounce register, dan FIFO memiliki kompleksitas lebih tinggi karena melibatkan elemen penyimpanan dan sinyal clock. Secara keseluruhan, kompleksitas datapath masih tergolong efisien dan mudah diimplementasikan pada FPGA. Trade-off desain utama terdapat pada pemilihan frekuensi scanning sebesar 100 Hz yang menjadi kompromi antara kecepatan respons dan kestabilan sinyal mekanik tombol, serta penggunaan FIFO yang memang menambah area logika tetapi memberikan keuntungan besar berupa pencegahan kehilangan data pada penekanan tombol cepat dan beruntun.

Analisis area dari hasil layout menunjukkan tingkat utilisasi yang tinggi, ditandai dengan total cell area yang hampir identik dengan core area. Hal ini menunjukkan bahwa sumber daya logika dimanfaatkan secara efektif tanpa banyak area yang terbuang. Faktor terbesar penyumbang area adalah register pada FIFO, counter besar pada clock divider, serta register pada rangkaian debounce, sedangkan modul kombinasi seperti encoder hanya membutuhkan area kecil. Dari sisi timing, performa sistem sangat baik; frekuensi maksimum hanya turun sedikit dari sekitar 315 MHz menjadi 312 MHz setelah mempertimbangkan parasitik interkoneksi. Penurunan kecil ini menandakan bahwa desain tetap stabil setelah layout dan masih memiliki margin timing yang sangat besar dibandingkan frekuensi operasi nyata yang hanya 100 Hz.

Dari aspek daya, konsumsi energi didominasi oleh rangkaian yang bekerja dengan clock, terutama clock divider, counter, dan FIFO. Namun karena frekuensi kerja sistem relatif rendah dan switching activity tidak terlalu tinggi, total daya yang dikonsumsi tetap rendah. Secara keseluruhan, sistem Matrix Keypad Scanner 4×4 yang diimplementasikan dinilai stabil, memiliki kompleksitas datapath yang efisien, trade-off desain yang rasional, utilisasi

area tinggi, performa timing unggul, serta konsumsi daya rendah sehingga layak untuk direalisasikan pada platform FPGA maupun sistem embedded.

5. CONCLUSION

Perancangan sistem *Matrix Keypad Scanner* 4x4 berbasis FPGA Terasic DE1-SoC telah berhasil direalisasikan menggunakan bahasa deskripsi perangkat keras Verilog HDL. Berdasarkan hasil pengujian dan simulasi, arsitektur sistem yang memadukan *Finite State Machine* (FSM) dengan mekanisme *debouncing* terbukti mampu menjamin integritas data input dengan mengeliminasi gangguan *noise* mekanik secara efektif. Implementasi antrian FIFO (*First-In-First-Out*) juga berhasil mengatasi latensi pembacaan, memastikan urutan data tetap terjaga presisinya meskipun terjadi penekanan tombol dalam frekuensi tinggi. Secara fungsional, sistem beroperasi stabil pada frekuensi pemindaian 100 Hz dan mampu menerjemahkan seluruh 16 kombinasi tombol menjadi format ASCII yang valid.

Meskipun tujuan utama perancangan telah tercapai, evaluasi kinerja menunjukkan adanya keterbatasan pada aspek skalabilitas, khususnya kapasitas memori penyangga (FIFO) yang terbatas dan belum terakomodasinya fitur deteksi penekanan ganda (*multi-key press*). Oleh karena itu, pengembangan selanjutnya disarankan untuk berfokus pada optimasi manajemen memori dan penambahan algoritma *anti-ghosting* guna meningkatkan fleksibilitas sistem sebagai antarmuka input pada sistem digital yang lebih kompleks.

KRITERIA PENILAIAN

Presentasi Proyek: 10%
Compile & Synthesis FPGA: 20%
Implementasi GDS: 30%
Kompleksitas Datapath: 20%
Dokumentasi & Konsistensi Desain: 20%

RUBRIK PENILAIAN

No	Komponen Penilaian	Bobot	Level 5 (Sangat Unggul)	Level 4 (Baik)	Level 3 (Cukup)	Level 2 (Kurang)	Level 1 (Sangat Kurang)
1	Presentasi Proyek	10%	Menjelaskan arsitektur, FSM, datapath, dan hasil implementasi dengan sangat runtut; mampu menjawab seluruh pertanyaan teknis	Presentasi jelas, sebagian besar aspek teknis dipahami	Penjelasan umum, detail teknis terbatas	Penjelasan tidak runtut	Tidak memahami desain
2	Compile & Synthesis FPGA	20%	Sintesis berhasil tanpa error dan tanpa pelanggaran timing	Sintesis berhasil dengan warning minor	Sintesis berhasil dengan warning signifikan	Sintesis tidak stabil	Gagal sintesis
3	Implementasi GDS (ASIC)	30%	GDS/layout lengkap dengan analisis area, timing, dan daya	GDS/layout berhasil dengan analisis terbatas	GDS parsial namun alur ASIC jelas	Pre-layout saja	Tidak ada implementasi
4	Kompleksitas Desain Datapath	20%	FSM + datapath + control path terintegrasi (semi-kompleks)	FSM dan datapath jelas namun sederhana	FSM sederhana dengan datapath minimal	Datapath tidak jelas	Rangkaian trivial
5	Dokumentasi & Konsistensi Desain	20%	FSM, Verilog, simulasi, FPGA, dan GDS konsisten dan terdokumentasi sangat rapi	Konsisten namun analisis terbatas	Dokumentasi ada tetapi kurang sinkron	Dokumentasi tidak sistematis	Hampir tidak ada dokumentasi

Total	**100%**